МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
Курский государственный технический университет
Кафедра Вычислительной Техники
ПРОЕКТИРОВАНИЕ ДИСКРЕТНОГО УСТРОЙСТВА
МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к курсовому проекту по дисциплине
“Схемотехника ЭВМ”
Курск 2000
Составитель В.И. Иванов
УДК 621.38 Проектирование дискретного устройства. Методические указания к курсовому проекту по дисциплине “Схемотехника ЭВМ” / Курск. гос. техн. ун-т; Сост. В.И. Иванов. Курск, 2000. 20 с.Излагаются методические указания по проектированию операционного блока цифрового вычислительного устройства. Определены цели и задачи курсового проекта, приведены рекомендации по разработке дискретного устройства на элементах малой, средней и большой степени интеграции. Пособие предназначено для студентов специальности 220100.
Рис. 3. Библиогр.: 11 назв.
Рецензент канд. техн. наук О.Г. Бондарь, доцент кафедры Конструирования и технологии ЭВА
Редактор Е.А. Припачкина
ЛР N 020280 от 09.12.96. ПЛД №50-25 от 1.04.97.
Подписано в печать Формат 6084 1 16Печать офсетная. Усл. печ. л. Уч.-изд.л.
Тираж 50 экз. Заказ__________. Бесплатно
Курский государственный технический университет.
Подразделение оперативной полиграфии Курского государственного технического университета.
Адрес университета и подразделения оперативной полиграфии:
305040 Курск, ул. 50 лет Октября, 94.
ВВЕДЕНИЕ
Курсовой проект предназначен для закрепления теоретических знаний, полученных при изучении дисциплины "Схемотехника ЭВМ", путём решения практической инженерной задачи, а именно, разработки операционного блока цифрового вычислительного устройства.
Методические указания к курсовому проекту по дисциплине "Схемотехника ЭВМ" устанавливают единые требования по выполнению курсового проекта, его оформлению и могут быть использованы студентами так же и при выполнении соответствующих разделов дипломного проекта.
1. ЦЕЛЬ И ЗАДАЧИ КУРСОВОГО ПРОЕКТИРОВАНИЯ
Целью курсового проекта является закрепление знаний по синтезу дискретных устройств (узлов) ЭВМ, оценке характеристик проектируемого устройства, применение современных систем элементов. Содержанием курсового проекта является разработка функциональных и принципиальных электрических схем операционного автомата на элементах малой, средней и большой степени интеграции.
2. ЗАДАНИЕ НА КУРСОВОЕ ПРОЕКТИРОВАНИЕ
Исходными данными курсового проекта являются:
Набор операций и характеристики синтезируемого дискретного узла;
Заданные серии интегральных микросхем.
0сновными этапами курсового проектирования являются:
Проектирование дискретного устройства на элементах малой степени интеграции:
синтез электрической принципиальной схемы устройства;
расчет быстродействия и функциональной надежности спроектированного устройства;
разработка временной диаграммы для одной из длинных операций.
Проектирование дискретного устройства с заданным набором операций на элементах средней степени интеграции.
Проектирование дискретного устройства с заданным набором операций на элементах большой степени интеграции.
Допускается выполнение индивидуальных курсовых проектов, связанных с проектированием цифровых устройств на основе микропроцессорных комплектов больших интегральных схем или однокристальных микропроцессоров.
3. ОСНОВНЫЕ РАЗДЕЛЫ КУРСОВОГО ПРОЕКТА
И ТРЕБОВАНИЯ К ЕГО ОФОРМЛЕНИЮ
В состав курсового проекта входит расчетно-пояснительная записка (25 – 30 листов формата А4) и 2 – 3 листа графической части.
Пояснительная записка, содержащая все необходимые схемы, расчеты и рисунки, должна содержать следующие разделы:
Типовой бланк задания на курсовой проект, подписанный студентом, руководителем проекта и утвержденный заведующим кафедрой.
Содержание.
Введение.
Проектирование дискретного устройства на элементах малой степени интеграции.
Расчет быстродействия и оценка функциональной устойчивости дискретного устройства.
Проектирование дискретного устройства на элементах средней степени интеграции.
Проектирование дискретного устройства на элементах большой степени интеграции.
Заключение.
Библиографический список используемых источников.
Расчетно-пояснительная записка оформляется в соответствии с требованиями ГОСТ. 7.32-81 и РД40.
В состав графической части курсового проекта входят следующие схемы:
Электрическая принципиальная схема дискретного узла на элементах малой степени интеграции.
Электрическая принципиальная схема дискретного устройства на элементах средней степени интеграции.
Электрическая принципиальная схема дискретного устройства на элементах большой степени интеграции.
Электрические схемы дискретных устройств выполняются в соответствии с ГОСТами ЕСКД:
Схемы. Виды и типы. Общие требования к выполнению.
Правила выполнения электрических схем.
Правила выполнения электрических схем цифровой вычислительной техники.
Обозначения буквенно-цифровые в электрических схемах.
Обозначения условные графические в схемах. Резисторы. Конденсаторы.
Обозначения условные графические в схемах. Элементы цифровой техники.
4. ОРГАНИЗАЦИЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ
Задание на курсовой проект выдается руководителем и утверждается заведующим кафедрой в течение первых двух недель после начала семестра. Консультации по курсовому проектированию осуществляются руководителем во внеучебное время по графику кафедры, а также во время практических занятий, тематика которых связана с курсовым проектированием.
Курсовой проект допускается к защите после утверждения электрических схем дискретного устройства и расчетно-пояснительной записки руководителем и преподавателем, осуществляющим нормоконтроль документации.
Защита курсового проекта производится комиссией, состав которой определяется в начале семестра и утверждается заведующим кафедрой.
При защите курсового проекта студент должен изложить содержание задания, обосновать принятые при проектировании решения, охарактеризовать полученные результаты, проанализировать достоинства и недостатки спроектированного дискретного устройства.
При оценке курсового проекта учитывается его качество, полнота и глубина ответов на заданные вопросы, а также умение студента работать по плану.
5. ГРАФИК ВЫПОЛНЕНИЯ КУРСОВОГО ПРОЕКТА
Выполнение курсового проекта осуществляется в следующей последовательности:
Уточнение и утверждение задания на разработку (до конца 3-й недели после начала семестра);
Разработка электрической принципиальной схемы дискретного узла ЭВМ на элементах малой степени интеграции (с 4-й по 7-ю неделю после начала семестра);
Проектирование электрической функциональной схемы дискретного узла на элементах средней степени интеграции (с 8-й по 10-ю неделю после начала семестра);
Проектирование электрической функциональной схемы дискретного узла на элементах большой степени интеграции (с 10-й по 12-ю неделю после начала семестра);
Оформление электрических принципиальных и функциональных схем, а также расчетно-пояснительной записки (с 13-й по 15-ю неделю), утверждение у руководителя и прохождение нормоконтроля не позднее 16-й недели после начала семестра;
Защита курсового проекта (17-я неделя после начала семестра).
6. РЕКОМЕНДАЦИИ ПО ПРОЕКТИРОВАНИЮ
ДИСКРЕТНОГО УСТРОЙСТВА ЭВМ
6.1. Рекомендации по проектированию дискретного устройства на элементах малой степени интеграции
Проектируемое дискретное устройство – это автомат с памятью, предназначенный для выполнения различных операций над многоразрядными словами, одно из которых подаётся на вход, а второе находится в памяти устройства. Результат выполненной операции помещается в память, заменяя её предыдущее содержание. На рис.1 приведена структурная схема устройства. Оно содержит комбинационные цепи и элементы памяти (статические триггеры).
X0 Тг0
0 Q0
Xn-1 0 Z0
Y0
Тг1
1 Q1
YN-1 КСх1 КСх2
1
Тгn-1
n-1 Qn-1 Zn-1
n-1
C
Рис.1. Структурная схема дискретного устройства
В этой схеме число n триггеров равно количеству разрядов операндов.
На структурной схеме обозначены:
– множество входных данных;
– сигналы состояния дискретного устройства;
– множество управляющих сигналов.
– множество входных переносов (для каскадирования устройств с целью расширения разрядности операндов);
– множество выходных данных.
Закон функционирования автомата задаётся унарным кодом выполняемой операции Yj (j=0,…,N–1). Внутреннее состояние определяется двоичным кодом выходных сигналов триггеров: – до выполнения операции и – после. Первая комбинационная схема КСх1 должна вырабатывать такие функции возбуждения i, i для каждого входа всех триггеров, которые обеспечивают переходы триггеров в соответствии с выполняемой операцией Yj, а так же набором входных данных и кодом . Предмет синтеза комбинационной схемы КСх1 – реализация функций
;
для всех заданных операций (j=0,…, N–1).
Все триггеры тактируются общим синхросигналом С.
Функции выхода автомата с памятью зависят от внутреннего состояния после выполнения операции. Выходные сигналы вырабатывает вторая комбинационная схема КСх2. Кроме этого, в устройстве должны формироваться выходные сигналы переноса для тех операций, в которых они предусматриваются.
Ниже приводится примерный перечень операций.
Y0 – установка устройства в начальное состояние (запись “0” во все триггеры).
Y1 – запись в память входного двоичного числа Xn–1 …X1X0 .
Y2 – сдвиг записанного в триггеры двоичного слова Qn–1 …Q1Q0 на один разряд вправо или влево.
Y3 – логическая операция (AND, OR, XOR) c двумя числами: входным Xn–1 …X1X0 и кодом Qn–1 …Q1Q0. Результат операции запоминается в триггерах.
Y4 – арифметическая операция сложения или вычитания с двумя операндами: входным числом Xn–1 …X1X0 и кодом Qn–1…Q1Q0, с учётом входного переноса (заёма). Результат операции запоминается в триггерах.
Y5 – операция инкремента (декремента): содержимое памяти Qn–1 …Q1Q0 по каждому тактовому импульсу увеличивается (уменьшается) на единицу.
Y6 – операция преобразования кода Qn–1…Q1Q0 , например, в дополнительный или обратный. Результат операции запоминается в триггерах.
Y7 – операция сравнения чисел Xn–1 …X1X0 и Qn–1…Q1Q0 на “равно”, “больше”, “меньше” и т.д.
Y8 – операция “свёртки” числа Qn–1…Q1Q0 по модулю 2 или по модулю 3. (В последнем случае результатом операции является код остатка от деления на 3).
При синтезе проектируемое устройство удобно представить в виде модульной структуры, приведенной на рис.2. Многоразрядное устройство представлено как набор элементарных устройств , каждое из которых соответствует одному двоичному разряду. Первая комбинационная схема КСх1 рассредоточена по указанным устройствам. В такой структуре межразрядные переносы для большинства операций формируются по последовательной или сквозной схеме. Если же в задании для отдельных операций определён параллельный перенос, то это должно быть учтено при синтезе устройств.
X0 X1 Xn-1
{Qi }
{Yj }
C
{P j0} {P j1} {P j2} {P jn}
У0 У1 Уn-1
Q0 Q1 Qn-1
КСх2
Z0 Z1 Zn-1
Рис.2. Модульная структура дискретного устройства
Синтез элементарного дискретного устройства сводится к получению функций возбуждения для каждой операции отдельно и далее, к построению объединенных функций возбуждения триггера элементарного дискретного устройства.
Вид функций возбуждения зависит от логического типа используемых триггеров. Поэтому сначала следует привести таблицу значений входных сигналов триггера, обеспечивающих его переходы из одного состояния в другое.
Получение функции возбуждения для каждой микрооперации сводится к выполнению следующих этапов:
построение таблицы для выполняемой операции, включающей все комбинации исходных данных и соответствующие состояния триггера после выполнения операции;
определение значений функций возбуждения для каждой строки таблицы выполняемой операции с учетом словаря переходов заданного триггера;
получение минимизированной функции возбуждения для каждого входа триггера в дизъюнктивной нормальной форме.
Построение объединенной функции возбуждения реализуется следующими этапами:
построение объединенной таблицы функционирования для каждой микрооперации и каждого установочного входа триггера;
запись и минимизация объединенных функций возбуждения в логическом базисе используемой серии элементов.
В объединенной таблице строки соответствуют микрооперациям Yj, а столбцы идентифицируются с информационными входами триггеров. На пересечении строки, соответствующей микрооперации Yj и столбцов i–го разряда записываются функции возбуждения и , соответствующие входам триггера этого разряда. Далее для каждого информационного входа, т.е. столбца таблицы, записывается функция возбуждения в виде:
;
,
где N - число микроопераций;
, - функции возбуждения для информационных входов триггера i-го разряда;
, - функции возбуждения триггера i-го разряда при выполнении микрооперации Yj.
После получения объединенных логических функций возбуждения и их минимизации осуществляется покрытие заданным набором интегральных логических элементов.
При проектировании необходимо стремиться к минимизации затрат интегральных микросхем, поэтому необходимо максимально учитывать возможности входной логической схемы используемого триггера при реализации логических функций.
После перехода в заданный элементный базис и приведения в соответствие логических элементов схемы и корпусов реальных интегральных микросхем осуществляется построение электрической принципиальной схемы дискретного узла с обозначениями выводов микросхем.
После построения электрической принципиальной схемы необходимо оценить минимальное быстродействие дискретного устройства и его функциональную надежность.
Быстродействие дискретного устройства следует оценивать по максимальной частоте тактовых импульсов , поступающих на синхронизирующий вход, которая не приводит к нарушению работы. В общем случае для расчета максимальной тактовой частоты необходимо определить минимально допустимые длительности тактового импульса и паузы между тактовыми импульсами . Тогда частоту можно определить по формуле:
.
Длительность такта для синхронных схем дискретного устройства определяется исходя из быстродействия используемого триггера. Быстродействие определяется по справочным данным, имеющимся в
[5, 6, 7, 8], либо в соответствии с методикой, изложенной в учебном пособии [1, с. 108 – 116].
Длительность паузы между тактовыми импульсами определяется временем переходного процесса в дискретном устройстве и оценивается максимальной длиной функциональной цепи:
где - максимальная задержка сигнала на одном элементе;
m - число уровней функциональной цепи (глубина комбинационной схемы).
Для счетного режима длительность паузы оценивается по функциональной цепи распространения поразрядного переноса для наихудшего случая.
Длительность импульса для схем, в которых тактирующий сигнал на синхронизирующий вход поступает через цепочку логических элементов, определяется по глубине комбинационной схемы, подключенной к синхронизирующему входу триггера.
Анализ функциональной надежности дискретного устройства сводится к оценке устойчивости схемы при переключении каждого из входных сигналов. Для оценки устойчивости дискретного устройства необходимо выявить состязающиеся цепи. В случае их наличия осуществить их сравнительный анализ.
Если через и обозначить число элементов в состязающихся цепях, где > , и через и обозначить минимальную и максимальную задержки в логических элементах, то условием функционирования устройства без сбоев является:
.
Предполагается, что цепь первая должна быть длиннее второй цепи.
6.2. Рекомендации по проектированию дискретного устройства на элементах средней степени интеграции
Проектирование дискретного устройства ЭВМ на элементах средней степени интеграции можно представить в виде следующих этапов:
выбор интегральных элементов средней степени интеграции заданной серии;
построение электрической структурной схемы дискретного устройства на выбранных интегральных элементах ;
синтез комбинационных схем, служащих для реализации функций возбуждения для установочных, управляющих и информационных входов микросхем;
построение электрической функциональной схемы дискретного устройства.
При выборе интегральных микросхем средней степени интеграции используются имеющиеся в составе серии мультиплексоры, демультиплексоры, дешифраторы, шифраторы, счетчики, регистры, сумматоры, арифметико-логические устройства.
В структурной схеме дискретного устройства должно быть выявлено назначение и функция, выполняемая каждым элементом структуры, определены связи между элементами структурной схемы. В качестве элементов структурной схемы служат интегральные микросхемы средней степени интеграции, комбинационные схемы и управляющие схемы, обеспечивающие реализацию заданных в техническом задании микроопераций.
Для построения комбинационных схем необходимо знать электрические принципиальные схемы интегральных схем средней степени интеграции, а также таблицы функционирования интегральных схем. Учитывая правила управления интегральной микросхемой и алгоритмы микроопераций, формируются таблицы переключений комбинационных схем, выходные сигналы которых являются значениями функций возбуждения микросхем. На основе таблиц переключений составляются булевы функции возбуждения в заданном базисе. Синтезированные логические схемы покрываются указанной в техническом задании серией интегральных микросхем.
Разработанные электрические принципиальные схемы в соответствии с ГОСТами выносятся на лист формата А1 с пояснением при необходимости временной диаграммой.
Регистр, входящий в состав дискретного устройства, выполняется на элементах средней степени интеграции, элементы мультиплексирования – на мультиплексорах, входящих в состав серии интегральных элементов.
6.3. Рекомендации по проектированию дискретного устройства на элементах большой степени интеграции
Разработка дискретного устройства на микросхемах ПЗУ осуществляется в следующей последовательности:
выбор микросхем ПЗУ в заданной серии интегральных микросхем;
распределение таблиц функционирования микроопераций между корпусами БИС ПЗУ;
разработка электрических принципиальных схем модулей постоянных запоминающих устройств ПЗУ1 и ПЗУ2;
составление таблицы функционирования устройства управления модулями ПЗУ;
разработка электрической принципиальной схемы устройства управления;
составление карт программирования ПЗУ.
Проектирование схемы на элементах большой степени интеграции осуществляется на основе структурной схемы, представленной на рис. 3.
A PROM D RG A PROM
1 2
{Xi }
CS C CS
{Yj } CU
C
Рис.3. Структурная схема дискретного устройства на БИС
На первом этапе необходимо изучить имеющиеся в составе серии микросхемы ПЗУ и выбрать из состава заданной серии наиболее близкие по количеству выходов с максимальным количеством адресных входов [9, 10, 11].
При выполнении второго этапа на основе данных первого этапа оцениваются возможности вложения таблиц функционирования микроопераций в минимальное количество микросхем ПЗУ, а также распределение переменных, подаваемых на адресные входы микросхем, для каждой микрооперации таким образом, чтобы максимально снизить число мультиплексных схем. Возможно, при этом на одной микросхеме БИС ПЗУ может реализовываться группа микроопераций. При этом конкретный тип микроопераций, выполняемых дискретным устройством, определяется подачей сигналов из устройства управления на адресные входы ПЗУ. Устройство управления должно обеспечивать сжатие управляющей информации путём преобразования унарного кода в двоичный.
При разработке модуля ПЗУ необходимо обеспечить объединение одноименных выходов микросхем, решить вопросы расширения количества выходов в случае необходимости, разработать функциональную схему мультиплексора.
При синтезе устройства управления составляется таблица его функционирования, в которой входными переменными являются управляющие сигналы, а выходными – двоичные коды, подаваемые на входы ПЗУ.
На основе разработанной на предшествующем этапе таблицы проектируется электрическая принципиальная схема устройства управления. Данная схема реализуется на микросхемах малой и средней степени интеграции.
Заключительным этапом проектирования является составление карт программирования ПЗУ, отражающих конкретную информацию, записываемую в БИС.
Ниже приводится примерный перечень вопросов, которые должны быть отражены в пояснительной записке к курсовому проекту:
Введение (цель проектирования, постановка задачи).
Проектирование дискретного устройства на элементах малой интеграции
Структурная схема устройства
Анализ функционирования триггера (таблица функций возбуждения)
Проектирование первой комбинационной части дискретного устройства
1.3.1.Операция установки в нуль
1.3.2.Операция записи входного кода
1.3.3.Операция сдвига
1.3.4.Логическая операция
1.3.5.Арифметическая операция
1.3.6.Операция инкремента (декремента)
1.3.7.Операция преобразования кода
1.3.8.Сводная таблица функций возбуждения триггеров
1.3.9.Анализ логических элементов заданной серии МИС
1.3.10.Приведение функций возбуждения к заданному логическому базису
1.4.Проектирование второй комбинационной части дискретного устройства
1.4.1.Операция сравнения
1.4.2.Операция свёртки
1.5.Описание принципиальной электрической схемы
1.6.Временные диаграммы
1.7.Расчёт быстродействия (длительность операций, тактовая частота)
1.8.Анализ временных состязаний и устойчивости
2.Проектирование дискретного устройства на элементах средней интеграции
2.1.Выбор ИС средней степени интеграции для каждой заданной операции
2.2.Определение связей между элементами структурной схемы, синтез логической схемы управления
2.3.Разработка принципиальной схемы
3.Проектирование дискретного устройства на элементах большой интеграции
3.1.Выбор БИС ПЗУ
3.2.Обоснование принципиальной схемы
3.3.Карты программирования ПЗУ
Заключение
Библиографический список
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для вузов. – М.: Высш. шк., 1987.– 318 с.
Схемотехника ЭВМ: Учебник для вузов / Под ред. Г.Н. Соловьёва.– М.: Высш. шк., 1985.– 391 с.
Применение интегральных микросхем в электронной вычислительной технике. Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; Под ред. Б.Н. Файзулаева и Б.В. Тарабрина.– М.: Радио и связь, 1987.– 384 с.
Преснухин Л.Н., Воробьёв Н.В., Шишкевич А.А. Расчёт элементов цифровых устройств. – 2-е изд.– М.: Высш. шк., 1991.– 526 с.
Аналоговые и цифровые интегральные микросхемы: Справочное пособие / С.В. Якубовский, Н.А. Барканов, Л.И. Ниссельсон и др.; Под ред. С.В. Якубовского. – 2-е изд.– М.: Радио и связь, 1984.– 432 с.
Шило В.Л. Популярные цифровые микросхемы: Справочник.– М.: Радио и связь, 1987.– 352 с.
Цифровые интегральные микросхемы: Справочник / М.И. Богданович, И.Н. Грель, В.А. Прохоренко, В.В. Шалимо.– Мн.: Беларусь, 1991, 1991.– 493 с.
Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник.– М.: Машиностроение, 1993.– 256 с.
Полупроводниковые БИС запоминающих устройств: Справочник / В.В. Баранов, И.В. Бекин, А.Ю. Гордонов и др.; Под ред. А.Ю. Гордонова и Ю.Н. Дьякова.– М.: Радио и связь, 1986.– 360 с.
Применение интегральных микросхем памяти: Справочник / А.А. Дерюгин, В.В. Цыркин, В.Е. Красовский и др.; Под ред. А.Ю. Гордонова и А.А. Дерюгина.– М.: Радио и связь, 1994.– 232 с.
Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справ. пособие.– М.: Радио и связь, 1994.– 216 с.
СОДЕРЖАНИЕ
Введение ………………………………………………………… Цель и задачи курсового проектирования ……………………….. Задание на курсовое проектирование …………………………….. Основные разделы курсового проекта и требования к его оформлению ………………………………………………………... Организация курсового проекта ………………………………….. График выполнения курсового проекта ………………………….. Рекомендации по проектированию дискретного устройства ЭВМ ………………………………………………………………… 6.1. Рекомендации по проектированию дискретного устройства на элементах малой степени интеграции …………………………… 6.2. Рекомендации по проектированию дискретного устройства на элементах средней степени интеграции ………………………….. 6.3. Рекомендации по проектированию дискретного устройства на элементах большой степени интеграции ………………………… Библиографический список ……………………………………… | Стр. 3 3 3 4 5 6 7 7 14 15 19 |