Автоматизированные системы управления технологическими процессами

Рефераты по радиоэлектронике » Автоматизированные системы управления технологическими процессами

Министерство образования РБ

БЕЛОРУССКАЯ ГОСУДАРСТВЕННАЯ ПОЛИТЕХНИЧЕСКАЯ АКАДЕМИЯ

Кафедра “Робототехнические системы

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту по дисциплине

“Автоматизированные системы управления технологическими процессами”

Исполнитель                                               

Руководитель                                              

Минск 1998


СОДЕРЖАНИЕ

1.     Введение

2.     Аннотация

3.     Формулировка задачи

4.     Функциональная схема устройства и ее описание

5.     Выбор элементной базы и характеристики микросхем

6.     Описание схемы электрической принципиальной

7.     Временные диаграммы цикла "ввод"  с  описанием

8.     Литература


Введение

 

Связь между центральным процессором (ЦП) запоминающими устройствами и внешними устройствами осуществляется через общий системный канал.

Пользователь может подключать к каналу как собственные устройства ввода-вывода так и дополнительные устройства соблюдая при этом требования и условия работы интерфейса системного канала.

Связь между двумя устройствами подключенными к каналу осуществляется по принципу "управляющий-управляемый". В каждый момент времени только одно устройство является активным. Активное устройство управляет циклами обращения к каналу при необходимости удовлетворяет требованиям прерываний от внешних устройств контролирует предоставление прямого доступа.

Пассивное устройство является исполнительным. Оно может принимать и передавать информацию только под управлением активного устройства.

Типичный пример активного устройства - центральный процессор выбирающий команду из памяти которая всегда является пассивным устройством; устройство работающее в режиме прямого доступа к памяти (ПДП).

Связь между устройствами через системный канал является замкнутой и асинхронной.

В ответ на управляющий сигнал передаваемый активным устройством поступает сигнал от пассивного устройства. Процесс обмена между устройствами не зависит от длины канала и времени ответа пассивного устройства (в пределах заданного интервала времени - как правило не более 10 мкс).

Обмен между двумя устройствами может выполняться как 16-разрядными словами так и байтами. Системный канал Q-bus обеспечивает три типа обмена данными: программный в режиме прямого доступа к памяти прерывание программы.

Физически канал Q-bus представляет собой унифицированную магистраль содержащую 72 линии по которым осуществляется передача информации необходимой для работы ЭВМ.

Использование единого интерфейса позволяет иметь общий для всех устройств алгоритм связи и следовательно унифицированную аппаратуру сопряжения.


Аннотация

 

В данной курсовой работе разработана схема электрическая принципиальная устройства пользователя работающая в программном режиме в составе микропроцессорной системы с магистралью Q-bus.

В состав устройства пользователя входит один 8-битовый и два 16-битовых регистра из которых один 8-битовый на чтение а 16-битовые на запись информации.

При разработке электрической схемы использованы интегральные схемы серии К 155 К 555.


Формулировка задачи

 

В курсовой работе необходимо разработать схему электрическую принципиальную интерфейса работающего в программном режиме для микропроцессорной системы с магистралью Q-bus.

В состав устройства пользователя должны входить два (не меньше) регистра для записи и чтения информации. При разработке электрической схемы необходимо использовать интегральные ТТЛ-микросхемы серий К 155 К 555 а также другие ТТЛ-совместимые микросхемы.

Адреса регистра          для чтения - 160 075

                               для записи - 160 076

                                                   - 160 100.


Функциональная схема устройства и ее описание

Функциональная схема устройства приведена на рис. 1. Адреса регистров даются перемычками или переключателями на входах схемы сравнения.

Схема обеспечивает программный доступ к 4-м регистрам (RG) как для записи (076 100) так и для чтения (075).

Сигналы ВУ и данные адреса Д3-Д15 обеспечивают выбор соответствующего регистра внешнего устройства адрес которого находиться в пределах 160000-177777.

Адрес регистра внешнего устройства задается перемычками или переключателями.

В качестве регистра можно использовать 16 триггеров входы которых объединены и подключены к логике сравнения.

В данной схеме разряды Д0-Д1 определяют выбор устройства разряды Д3-Д15 выбирают регистр. Сигнал СИА информирует о том что на линиях ДА установлен адрес и используется для запоминания внутреннего сигнала "выбор устройства" а также разрядов адресов с 0 по 2. Если внутренний сигнал ВУ после окончания адресной части цикла будет активным то после поступления сигнала "ввод" или "вывод" логика вырабатывает сигнал записи или чтения в соответствующий регистр. После того как данные будут переданы или приняты устройством логика управления должна вырабатывать сигнал СИП и если он не будет передан в процессор за 10мкс процессор переходит к подпрограмме обслуживания внутреннего прерывания с адресом вектора 4.


                                                      От ВУ  К ВУ

Л

О

Г

И

К

А

С

Р

А

В

Н

Е

Н

И

Я

К ДА 15  1                          чтение

К ДА 14  1                            RG

К ДА 13  1                                Q

К ДА 12  1                            D

К ДА 11  1         D  T  Q1    &      C

К ДА 10  1         C                  ED

К ДА 9   1         R     Q1

ш

и

н

н

ы

й

ф

о

р

м

и

р

о

в

а

т

е

л

ь

К ДА 8   1         D     Q2    &                    ШД

К ДА 6   1         C                       запись

К ДА 5   1         R     Q2                С    RG

К ДА 4   1                                 ED      Q

К ДА 3   1                                 D

К ДА 2   1                                        к ВУ

К ДА 1   1                            к ШД

К ДА 0   1

ВУ       1

СИА      1

сброс    1

ввод     1

вывод    1


                &      


                       

     1

Рис. 1. Функциональная схема устройства.


Описание схемы электрической принципиальной

 

Любой цикл обращения к каналу начинается с посылки сигнала "Сброс" который вызывает очистку регистров Д15-Д19 (ИР 23) и триггера Д9 (ТМ 7).

После этого на входах ДА0 - ДА15 устанавливают адрес регистра к которому осуществляется обращение а ЦП вырабатывает сигнал "ВУ". Если общая часть адреса соответствует поданной на дешифратор состоящий из элементов Д 4.1 - Д 4.6 (ЛН 1); Д12 Д13 (ЛА 2) и Д14 (ЛЕ1) то на выходе Д14 будет "1". Эта "1" подается на схему выбора регистра Д 6.1 - Д 8.3 (ЛА 3) где при наличии сигналов "ввод" или "вывод" генерируется сигнал "СИП" который подается в ЭВМ а также сигналы управления регистрами (23-27) которые запоминаются в триггере Д9 (ТМ 7).

По сигналу "СИП" из ЭВМ начинается передача информации если 27 - "1" 25 - "0" иначе прием информации из одного регистра чтения. Регистру с адресом 160 076 соответствуют сигналы 23 - "1" 24 - "0" а с адресом 160 100 - 24 - "1" 23 - "0".


Выбор элементной базы и характеристики микросхем

В курсовой работе по возможности использованы микросхемы серии К 555 у которых вместо многоэлементного транзистора на входе используется матрица диодов Шотке.

Введение этих диодов исключает накопление лишних базовых зарядов увеличивающих время выключения транзистора и обеспечивает стабильность времени переключения транзистора в диапазоне температур.

Кроме того в схеме используется несколько микросхем серии К 155.

Основные параметры микросхемы ТТЛ К 555:

tзгр=10 нс; Рнот=2 мВт; Энд=20.

Нагрузка: Сн=15 нФ; Рном=2 кОм; Кветв.=10.

Логические элементы используемые в устройстве пользователя реализованы на следующих микросхемах:

а) ЛЕ 1 выполняет логическую операцию "ИЛИ - НЕ".

б) ЛА 2 ЛА 3 - выполняют логическую функцию "И" с несколькими входами.

в) ЛН1 представляет собой инвертор снабженный двухтактным входным каскадом выполняющий операцию "НЕТ".

В качестве элемента задержки использован Д-триггер воспользовавшись микросхемой ТМ 7 содержащей две пары Д-триггеров.

Регистры выполнены на микросхемах ИР 23.

Микросхема ИП 2 - 8-разрядная схема контроля четности и нечетности суммы единиц входного слова с целью выявления ошибок при передаче данных. Имеются два входа разрешения: четный ЕЕ и нечетный ОЕ. Они должны получать разноуровневые логические сигналы. Основные параметры микросхемы:

  

   

Основные параметры ЛА 2:

  

   

 

Микросхема ЛН 1 содержит 6 инверторов и имеет двухконтактный выходной каскад. Ее основные параметры:

  

 

 .


Временная диаграмма цикла “ВВОД”

Направление передачи при выполнении операций обмена данными определяется по отношению к активному устройству . При выполнении цикла ВВОД данные передаются от пассивного устройства к активному .

А

Временные диаграммы приведены на рисунке 2.1 и 2.2 для активного и пассивного устройств соответственно.


АД 1 2                АД 2 1

ОБМ1                      ОБМ 2

ДЧТ 1                     ДЧТ 2

ОТВ 2                     ОТВ 1

ВУ 1                      ВУ 2

ПЗП 1                     ПЗП 2

Рис. 2.1 и 2.2 Временные диаграммы цикла ВВОД.

На рисунке обозначены:

            1 - передаваемый сигнал;

            2 - принимаемый сигнал;

            * - состояние сигнала не имеет значения.

Порядок выполнения операций следующий :

Активное устройство в адресной части цикла передаёт по линиям 00-15 адрес и вырабатывает сигнал ВУ если адрес находится в диапазоне 160 000 – 177 777 ;

Не ранее чем через 150 нс после установки адреса активное устройство вырабатывает сигнал ОБМ предназначенный для запоминания адреса во входной логике выбранного устройства;

Пассивное устройство дешифрирует адрес и запоминает его;

Активное устройство снимает адрес с линий 00-15 очищает линию ВУ вырабатывает сигнал ДЧТ сигнализируя о готовности принять данные от пассивного устройства и ожидает поступления ответного сигнала ОТВ;

Пассивное устройство помещает данные на линии 00-15 и вырабатывает сигнал ОТВ сигнализирующий о наличии данных в канале. Если сигнал ОТВ не вырабатывается в течении 10 мкс после выработки сигнала ДТЧ то МП переходит к обслуживанию внутреннего прерывания по ошибке обращения к каналу с адресом вектора 4;

Активное устройство принимает сигнал ОТВ принимает данные и снимает сигнал ДЧТ;

Пассивное устройство снимает сигнал ОТВ по заднему фронту сигнала ОТВ завершая операцию передачи данных;

Активное устройство снимает сигнал ОБМ по заднему фронту сигнала ОТВ завершая канальный цикл ВВОД.

Во время выполнения цикла ВВОД сигнал ПЗП не вырабатывается

Сигналы передачи адреса и данных:

АД15 - АД00 - передача адреса и данных;

ОБМ - синхронизация активного устройства в циклах обмена данными;

ДЧТ - ввод данных (чтение);

ДЗП - вывод данных (запись);

ПЗП - байт (признак записи байта);

ВУ - выбор внешнего устройства.


Литература

1.   Р.И.Фурунжиев ; Н.И.Бохан “Микропроцессорная техника в автоматике” Минск “Ураджай” 1991 г.

2.   МикроЭВМ в 8 кн. :практическое пособие / под редакцией Л.Н.Преснухина.-М.:Высшая школа 1988 . 172 с .

3.   О.Н.Лебедев “Микросхемы памяти и их применение ” М.:Радио и связь 1990

4.   Богданович М.И. Грель И.Н. Прохоренко В.А. "Цифровые интегральные микросхемы". - Справочник - Мн. "Беларусь" 1991 г.

5.   МикроЭВМ: в 8 кн. Практическое пособие. (Под ред. Л.Н. Треснухина. Кн. 1 "Семейство ЭВМ". "Электроника-60" - М.: Высшая школа" 1988 г.

6.   "Микропроцессоры и микропроцессорные комплекты интегральных схем": Справочник в 2-х томах; под ред. Шахнова В.А. - М.: Радио связь 1988 г.

7.   Шило В.И. "Популярные цифровые микросхемы". - Справочник. - Москва "Радио и связь" 1987 г.