Лабораторный практикум

Рефераты по цифровым устройствам » Лабораторный практикум

ЛАБОРАТОРНАЯ РАБОТА 1


СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ


1 Цель работы


Настоящая лабораторная работа знакомит студентов с основными логическими функциями и реализующими их элементами широко распространенной I55 серии интегральных микросхем развивает навык в составлении уравнений описывающих структуру логических устройств их минимизации и реализации с учетом имеющегося набора логических элементов.


2 Краткая теория вопроса


2.1 Минимизация булевых функций

Для получения минимальной дизъюнктивной нормальной формы булевой функции воспользуемся методом карт Карно. Карты Карно позволяют достаточно быстро и эффективно минимизировать функции от малого числа (четыре - шесть) аргументов. При этом весьма просто минимизируются неполностью определённые функции. Такой класс функций наиболее часто встречается в проектировании простых узлов ЭВМ в частности узлов синтезируемых на основе конечных автоматов.

Чтобы быстрее нанести булеву функцию заданную таблично или алгебраически (СДНФ) рекомендуется следующий практический прием.

Основой будем считать карту Карно для четырех аргументов; из двух таких карт формируется карта для пяти аргументов из четырех таких карт - карта Карно для шести аргументов. Так как аргументы являются переменными двоичного алфавита то наборы аргументов можно рассматривать как целые двоичные числа.

Взаимное расположение аргументов должно быть чётко фиксированно например будем считать что X1 - это первый разряд (младший) X2 - второй разряд X3 - третий разряд X4 - четвертый разряд и X5 - старший разряд. Четыре младших разряда определяют номер клетки внутри ос-

а) Карта Карно


б) Карта Карно - “правило четырех Z”


Рисунок 1 - Карты Карно для пяти переменных


новной карты Карно а пятый разряд задает номер такой карты (0 или 1). Если вместо двоичного кода воспользоваться десятичным эквивалентом то номера наборов на карте Карно для пяти аргументов можно записать в виде изображённом на рисунке 1.а.

Расположение номеров наборов (клеток) в основной карте Карно легко запоминается по мнемоническому “правилу четырёх Z”. Это правило заключается в следующем: Z большое - это клетки 0 1 2 3; Z узкое - 4 5 6 7; Z широкое - 8 9 10 11; Z малое - 12 13 14 15.

В других картах принцип четырёх Z сохраняется изменяются только направления и начальные точки (рисунок 1.б).

Если в таблице истинности отсутствуют некоторые строки что соответствует неиспользованным кодам состояний (избыточное состояние) и запрещенным комбинациям входных сигналов то в соответствующих клетках карты Карно ставятся прочерки или звёздочки.

На этих наборах (клетках) доопределяются значения функций так чтобы получилась минимальная ДНФ булевой функции.


2.2 Пороговый элемент

Пороговым элементом называется логический элемент с n двоичными входами Xn ... Xi ... X1 и одним выходом F причем каждому входу Xi приписан некоторый “вес” Pi .

Сигнал на выходе порогового элемента принимает значение “1” только тогда когда сумма весов входов на которых сигнал имеет значение “1” (Xi =1) превосходит некоторый порог l. Таким образом действие такого однопорогового элемента может быть описано функцией:



Структурой порогового элемента называется упорядоченный набор {Pn ... Pi ... P1 l). При этом веса и порог могут быть любые действительные значения однако будем считать их только целочисленными как положительными так и отрицательными. Логическая функция которую реализует пороговый элемент определяется только его структурой т.е. значениями весов и порога.

Рассмотрим синтез порогового элемента.

Пример: Построить пороговый элемент в базисе И-НЕ со структурой {-2 1 3 2} т.е. веса P1=3 P2=1 P3=-2 порог l=2 .

Решение: 1 этап. Построим таблицу функционирования такого элемента с заданной структурой. Для этого нам необходимо заполнить столбец суммы. Значения суммы мы найдем по формуле PiXi.


Таблица 1 - Таблица

функционирования

X3

-2

X2

1

X1

3

F

l=2

0

0

0

0

0

0

0

1

3

1

0

1

0

1

0

0

1

1

4

1

1

0

0

-2

0

1

0

1

1

0

1

1

0

-1

0

1

1

1

2

1


2 этап. Запишем СДНФ полученной функции F=X2X1+X3X2X1

3 этап. После минимизации получим

F= X1 X2+ X1 = X1(X2+)

4 этап. Приведем полученную функцию в базис И-НЕ

5 этап. Строим схему (рисунок 2).


Частным случаем порогового элемента является мажоритарный элемент с нечетным числом n входов.


2.3 Мажоритарный элемент

Мажоритарным элементом называют логический элемент работающий по принципу большинства. Принцип большинства



Рисунок 2 - Пороговый элемент


заключается в том что если большинство входных сигналов равно 1 или 0 то и выходной сигнал будет соответственно равен 1 или 0. Хотя принципиально количество входов мажоритарного элемента может быть равно любому нечётному числу на практике чаще всего применяются элементы с количеством входов 3 и 5.

Работа мажоритарного элемента на три входа описывается булевой функцией M(X Y Z) определяемой следующей таблицей истинности (таблица 2).


Таблица 2 - Таблица

истинности

X

Y

Z

M(X,Y,Z)

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

СДНФ данной функции мажоритарности запишется M(X Y Z)=YZ+XZ+XY.

Минимизируя это выражение при помощи карт Карно получим M(X Y Z)=XY+XZ+YZ.

Для этой функции вводится специальное обозначение которое сокращает запись функции M(X Y Z)=XY+XZ+YZ=X#Y#Z.

Такая запись означает что для получения из неё первоначальной минимальной ДНФ надо взять по коньюкции второго ранга по каждой переменной и объединить их знаком дизъюнкции. На рисунке 3 показана схема мажоритарного элемента на три входа и его условное обозначение.

X

& 1 2

Y & M


Z &

а) Мажоритарный элемент б) Условное обозначение


Рисунок 3 - Схема мажоритарного элемента и его условное обозначение

3 Описание лабораторного макета


В лабораторной работе используется ряд комбинационных логических интегральных микросхем 155 серии логические входы и выходы которых подключены к гнёздам разъёмов образующих наборное поле на передней панели лабораторного макета. Соединяя гнезда наборного поля проводниками со штеккерами на концах можно реализовать различные типы комбинационных логических устройств.

Для задания наборов аргументов логических функций используется генератор кодов основой которого является пятиразрядный счётчик построенный на Т - триггерах (из элементов 155-ой серии). На прямых выходах счётчика выведённых на наборное поле передней панели стенда можно получить 32 различные комбинации или 32 двоичных числа. Через соответствующие гнёзда каждый из пяти разрядов счётчиков может быть установлен в “1” или “0”. Кроме того подключив вход счётчика (Сч) к выходу генератора одиночных импульсов (“0”-“1”) можно обеспечить последовательный перебор кодовых комбинаций: каждое нажатие кнопки (Кн) увеличивает число записанное в счётчике на единицу. Схема и временная диаграмма работы генератора одиночных импульсов построенного на основе антидребезгового триггера приведена на рисунке 4.

Для индикации состояний разрядов счётчика а также логических элементов используются индикаторные лампочки. Горение лампочки означает наличие кода “1” на выходе соответствующего элемента.

Лабораторная установка питается от сети переменного тока напряжением 220 В через блок питания со стабилизированным напряжением 5 В. Включение стенда осуществляется выключателем “Сеть”. Элементы серии 155 оперируют с сигналами двух уровней: низким (от 0 до 0 4В) - логический 0 и высоким (от 2 4В до 5В)- логическая 1.

Состав и количество микросхем используемых в работе приведены в приложении А. Обозначения логических микросхем приведены в приложении Б.

Микросхемы 1...7 выполняют простейшие логические функции И ИЛИ НЕ И-НЕ ИЛИ-НЕ. Элементы 8 реализуют функцию ИСКЛЮЧАЮЩЕЕ ИЛИ (неравнозначность): . Элементы 9 10 выполняют более сложные логические функции И-ИЛИ-НЕ например работа элемента 9 описывается уравнением .


Рисунок 4 - Схема генератора одиночных импульсов и временная диаграмма генератора


4 Программа работы


1) Минимизировать следующие логические неполностью определённые функции заданные в таблице 3 и составить принципиальную схему для реализации.


Таблица 3 - Таблица неполностью определенных функций

N

Принимают значения , равные 1 на наборах

Принимают значения , равные 0 на наборах

1

0, 5, 24, 29

3, 7, 8, 13, 16, 21

2

9, 12, 17, 20

1, 4, 13, 22

3

15, 19, 23, 31

0, 11, 22, 27

4

0, 3, 4, 7

5, 10, 22

5

3, 10, 15

7, 9, 11

6

13, 14, 21, 22

7, 9, 23, 28

7

6, 12, 15, 30

3, 14, 19, 31

8

11, 14, 26, 31

3, 12, 23, 27

9

2, 15, 18, 31

3, 6, 10

10

7, 11, 12, 24

1, 14, 22, 29

11

2, 15, 17, 19, 27

3, 6, 18, 29, 30

12

3,7, 11, 20, 24, 28

1, 14, 22, 29

2) Минимизировать следующие полностью определённые логические функции принимающие значения равные 1 на указанных наборах и составить принципиальную схему для их реализации.

1.

0,4,8,10,11,12,14

7.

16,18,20,21,22,26,27,28,29

2.

17,20,22,25,26,27,28,30,31

8.

0, 2, 3, 12, 13, 15

3.

3,6,7,14,15,19,23,30,31

9.

3, 9, 11, 13, 18, 19, 27

4.

1,9,11,17,19,25,27

10.

1, 12, 17, 20, 21, 28, 29

5.

0,2,4,8,12,13,16,18,28

11.

3, 6, 7, 14, 27, 30, 31

6.

7, 13, 15, 25, 27, 29, 31

12.

0,8,10, 12, 13, 15, 26, 31

3) Минимизировать следующие полностью определённые логические функции принимающие значения равные 0 на наборах и составить принципиальную схему для их реализации:

1.

0,1,8,9,17,25,28, 29

7.

1, 9, 25, 27, 28, 29

2.

0,8,16,20,24,28

8.

6,14, 15, 22, 23, 30

3.

3, 11, 15, 31

9.

9, 13, 15, 27, 29, 31

4.

3, 10, 11, 18, 27

10.

7, 14, 15, 22, 30

5.

7, 11, 15, 22, 23, 30

11.

9, 11, 23, 30, 31

6.

3 , 10 , 11 , 22 , 23 , 30

12.

9 , 11 , 21 , 22 , 23

4) Минимизировать схему выбора чисел из 5-разрядного счётчика и составить принципиальную схему для реализации (на выходе схемы выбора должна появиться 1 при подаче на вход любого из выбираемых чисел).

1.

Всех чисел 20 >= M>= 8 .

2.

Всех чисел M=<7

3.

Всех чисел M>8

4.

Всех чисел M<7

5.

Всех чисел M, кратных 4 ,если M<24

6.

Всех чисел 12

7.

Всех чисел 20>M>27

8.

Всех чисел 12=

9.

Всех нечётных чисел 11

10.

Всех чётных чисел 11

11.

Всех чисел 7=


5) Минимизировать системы функций описывающих преобразователи одного кода в другой. Коды заданы ниже.

1.

I-II

7.

V-I

13.

V-III

2.

I-III

8.

VI-I

14.

VI-III

3.

I-IV

9.

IV-II

15.

VI-IV

4.

I-V

10.

V-II

16.

V -IV

5.

I-VI

11.

VI-II

17.

VI-V

6.

IV-I

12.

IV-III

18.

III-I

6) Построить схему порогового элемента на К входов (выходной сигнал равен 1 если суммарное число единиц на входах не меньше чем значение порога P) при разных весовых коэффицентах входов указанных в таблицах 4 и 5.


Таблица 4 - Таблица Таблица 5 - Таблица

N

K

P

1

3

2

1

2

4

2

1

3

4

3

1

4

5

3

1

5

5

4

1

6

5

2

1

7

5

4

2

весовых коэффициентов весовых коэффициентов

N

K

P

8

5

4

2,1,2,1,2

9

5

3

1,2,1,2,1

10

4

2

1,1,1,2

11

4

3

2,1,1,2

12

5

3

1,1,1,1,3

13

4

3

1,1,1,2

14

5

5

1,2,3,4,5


7) Построить схему сравнения двухразрядных кодов M и P принимающих значение 1 в следующих случаях:

1) M=P; 2) M

P; 4) M=

=P; 6) M P.


8) Построить мажоритарный элемент на 5 входов

В процессе выполнения работы после сборки схемы требуется проверить правильность функционирования последней и устранить допущенные ошибки. Ошибки могут быть сделаны или во время формального синтеза схемы или во время сборки узла. Методика отыскания и устранения ошибок проектирования и синтеза узла заключается в следующем.

Детальному рассмотрению подвергают исходное состояние и комбинацию входных сигналов при действии на которых выполняется неверный переход т.е. не соответствующий заданной таблице переходов или выходов устройства. В первую очередь делают подстановку исследуемого набора аргументов в функции возбуждения и выхода и убеждаются что формально устройство переводится в нужное состояние и формируется заданное значение функции выхода. Если эти условия не выполняются то ошибка произошла во время формального синтеза и необходимо тщательно перепроверить его этапы.

В противном случае ошибка допущена при сборке узла тогда поиск ее ведется следующим образом. Для данного исходного состояния устройства и комбинации входных сигналов с помощью индикатора проверяются значения всех функций возбуждения и функций выхода. Если значения каких-либо функций не соответствуют таблице истинности то ошибки следует искать в комбинационных схемах этих функций.

Последовательно продвигаясь от выхода комбинационной схемы ко входам с помощью индикатора проверяют значения сигналов на выходах и входах промежуточных логических элементов. Эти значения сверяют с ожидаемыми которые получают подстановкой данного набора аргументов в исследуемую функцию возбуждения или выхода. Несоответствие значений свидетельствует о неисправности логического элемента или о неправильном соединении элементов. После устранения неисправности повторяют полную проверку функционирования заданного устройства по таблице переходов и выходов.


5 Содержание отчёта


В результате выполнения рабочего задания должны быть подготовлены таблицы логических функций заполненные карты Карно принципиальные схемы синтезируемых устройств. По указанию преподавателя для ряда синтезированных схем составляются соответствующие дуальные схемы. На занятии производится сборка схем и проверка правильности их функционирования.

Защита работы производится при представлении отчёта который должен содержать: индивидуальные задания; минимизацию функции выбранным методом; аналитические уравнения минимизированных функций; уравнения соответствующие выбранному схемотехническому решению; принципиальные схемы.


6 Контрольные вопросы


6.1 Чем отличаются полностью определённые логические функции от неполных? Как производится их минимизация?

6.2 Как проводится минимизация логических уравнений с шестью переменными?

6.3 Нарисуйте структуру порогового элемента.

6.4 Чем отличается мажоритарный элемент от порогового?

6.5 Дайте понятия основной и дуальной схемы.


Список литературы


1. Шило В.Л. Популярные цифровые микросхемы. - Челябинск: Металлургия 1989.

2. Алексенко А.Г. Шагурин И.И. Микросхемотехника. - М.: Радио и связь 1990.

3. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. -Л.: Энергоатомиздат 1986.


27


ЛАБОРАТОРНАЯ РАБОТА 2


ИССЛЕДОВАНИЕ БИСТАБИЛЬНЫХ ЯЧЕЕК


1 Цель работы


Целью настоящей работы является научить студентов самостоятельно проводить анализ различных типов бистабильных ячеек; выявлять в этих схемах опасные состязания (критические гонки); на основании теоретического анализа составлять функции переходов указанных ячеек; при определенных условиях уметь устранять опасные состязания.


2 Краткая теория вопроса


Схемы составленные из логических элементов и имеющие петли называются логическими схемами с обратными связями. Петлей называется такая цепь у которой выход последнего элемента схемы соединен хотя бы с одним входом первого элемента.

Отметим что общим свойством комбинационных схем является отсутствие петель.

Функционирование схем с обратными связями не может быть полностью описано системой переключательных функций. Особенностью логических схем с обратными связями является зависимость состояния выходов схемы не только от значений входных переменных в данном такте но и от сигналов действовавших в предыдущие моменты времени. Поэтому такая схема может рассматриваться как цифровой автомат.

Считается что схема с обратной связью находится в устойчивом состоянии если состояние ее выходов может сохраняться неограниченно долго.

Неустойчивым состоянием схемы будет такое которое существует лишь короткое время соизмеримое с длительностью переходных процессов в схеме.

Наличие в схеме двух и более устойчивых состояний указывает на то что схема может быть использована для запоминания некоторых сигналов поступающих на схему по внешним цепям.

В качестве элементарного примера анализа схемы с обратными связями рассмотрим схему построенную на логических элементах ИЛИ-НЕ которая представлена на рисунке 1.

Нетрудно убедиться что выходная переменная z удовлетворяет следующему логическому уравнению

. (1)

Для решения этого уравнения составим таблицу соответствия входных и выходных переменных (таблица 1). Под решением уравнения будем понимать набор констант x y z подстановка которых в исследуемое уравнение (1) превращает его в тождество.

Из таблицы 1 следует что решением уравнения (1) будут следующие наборы констант: 0 0 1; 1 0 0; 1 0 1; 1 1 0. Таким образом входным наборам xy=00 и xy=11 всегда будет соответствовать выходное значение z=1 и z=0 соответственно.

Для этих наборов существует единственное решение которое не зависит от состояния выхода z.

Если же на вход схемы подать сигналы xy=10 то выход z может принимать как значение нуля так и единицы т.е. сигнал на выходе будет зависеть от состояния схемы которое в свою очередь зависит от сигналов действовавших в предыдущие моменты времени.

Для этих наборов существует единственное решение которое не зависит от состояния выхода z.

Если же на вход схемы подать сигналы xy=10 то выход z может принимать как значение нуля так и единицы т.е. сигнал на выходе будет зависеть от состояния схемы которое в свою очередь зависит от сигналов действовавших в предыдущие моменты времени.

Рисунок 1 - Логическая схема на ИЛИ-НЕ


Таблица 1 - Таблица соот-

ветствия

x

y

z

0

0

0

0

0

1

1

1

0

0

1

1

0

1

1

0

1

1

0

0

0

1

0

1

1

1

1

1

0

1

0

0

Рассмотрим теперь процессы которые будут происходить в схеме при подаче входного набора xy=01. Будем считать для определенности что в момент подачи этих сигналов на выходе был уровень z=1. Примем что время задержки у всех логических элементов одинаково и равно t. Тогда через время t на выходах


элементов D1 и D2 одновременно установится сигнал 0. Через время 2t на выходе элемента D3 установится сигнал 1 а через время 3t на выходе z установится сигнал 0 и т.д. т.е. на выходе схемы будут происходить изменения сигнала с 0 в 1 и с 1 в 0. Учтем что на входе комбинация сигналов (xy=01) при этом не изменяется.

Таким образом в этой схеме будут происходить колебания с периодом 6t.

При малой величине t (большой частоте) колебания могут сорваться из-за того что передача сигнала при такой частоте будет происходить без восстановления уровня (без усиления). В этом случае на выходе установится некоторая промежуточная нестандартная амплитуда сигнала. Аналогичная ситуация будет иметь место если правую часть уравнения (1) реализовать на элементах (диодах) типа ИЛИ и И не обладающих свойством восстановления уровня сигнала.

Следовательно логическая схема с обратной связью в зависимости от комбинации входных сигналов может быть конечным автоматом или вообще будет неправильно функционировать (выдавать нестандартный сигнал либо генерировать колебания).

Однако схемы с обратной связью имеющие много входов и выходов анализировать подобным образом трудно т.к. таблицы согласования в форме таблицы истинности становятся очень громоздкими. В таком случае используют другую форму таблицы соответствия а именно карту Карно. Строго определенный порядок перечисления переменных облегчает отображение на картах Карно кодировки внутренних состояний и их устойчивости что обуславливает удобство использования этого вида карт для анализа и синтеза последовательностных схем.

Рассмотрим конкретный пример анализа логической ячейки типа И-НЕ охваченной обратными связями (рисунок 2). Эта схема (и подобные другие) получили название бистабильных ячеек (БЯ).

Анализ БЯ будем проводить поэтапно по следующей методике:

2.1 Запишем логические уравнения выходов схемы


. (2)



Рисунок 2 - Бистабильная ячейка типа И-НЕ


2.2 Составим карту Карно при помощи которой будем решать эту систему.

Столбцы этой карты обозначим всевозможными комбинациями независимых (входных) переменных x1 и x2 а строки - комбинациями зависимых (выходных) переменных y1 и y2 (таблица 2). В клетки этой карты запишем истинные значения функций y1 и y2 определенные в соответствии с приведенной системой уравнений (2). Таким образом в клетках будет записано двузначное двоичное число при этом первый разряд будет соответствовать значению y1 а второй разряд этого числа - значению y2.


Таблица 2 - Таблица истинности Таблица 3 - Таблица

переходов


Очевидно что состояние схемы является устойчивым если значения функций y1 и y2 совпадают с обозначением соответствующей строки таблицы.

Например при пересечении столбца 01 и строки 10 находится устойчивое состояние 10 а на пересечении того же столбца и строки 11 - неустойчивое состояние 10.

Иногда таблицу 2 представляют в другой форме и называют таблицей переходов (таблица 3). Здесь кружками обозначены устойчивые состояния точками - неустойчивые а стрелки указывают направления переходов. Рассмотрим подробнее как осуществляется переход схемы из неустойчивого состояния в устойчивое. При этом возможны два случая:

1) Код неустойчивого состояния в карте Карно совпадает с кодом устойчивого состояния.

2) Код неустойчивого состояния не совпадает с кодом устойчивого.

В первом случае при фиксированных значениях независимых переменных х1 и х2 выходные сигналы y1 и y2 соответствующие неустойчивому состоянию подаются на входы y1 и y2 схемы тем самым обуславливая переход к строке карты Карно соответствующей устойчивому состоянию.

Например пересечение столбца 10 и строки 11 соответствует неустойчивому состоянию 01. Однако при подаче на y1 и y2 схемы комбинации 01 и при прежних значениях х1 и х2 схема переходит в уже устойчивое состояние 01.

Во втором случае при фиксированных х1 и х2 выходные сигналы y1 и y2 обуславливают переход к новой строке карты Карно где эти же значения y1 и y2 являются входными и так далее пока не возникнет ситуация предусмотренная первым случаем.

Отметим что в реальных схемах вследствие конечности и разброса времени переключения элементов при переходе схемы из неустойчивого состояния в устойчивое могут появляться промежуточные наборы значений зависимых переменных. Промежуточные значения - это те состояния которые могут иметься между исходными неустойчивыми и конечным устойчивым.

Например для столбца 01 и строки 00 мы имеем неустойчивое состояние 11. После поступления этих сигналов (y1y2=11) на вход схемы возникнет неустойчивое состояние 10 (строка 11) код которого совпадает с кодом устойчивого состояния 10 (строка 10) т.е. мы пришли к первому случаю.

Рассмотренные случаи неустойчивых состояний в конечном итоге приводят к устойчивому состоянию схемы это столбцы х1х2 соответствующие 00 01 10.

Таким образом наличие нескольких путей для переходов кончающихся одним и тем же устойчивым состоянием является так называемыми некритическими (неопасными) состязаниями (гонками).

Иной случай можно наблюдать в столбце 11. В этом столбце имеют место два устойчивых состояния y1 и y2 =01 и y1 и y2 =10. Поэтому из неустойчивых состояний y1 и y2 =00 и y1 и y2 =11 может начаться циклический процесс перехода из состояния 11 (строка 00) в состояние 00 (строка 11) и наоборот т.е. могут возникнуть колебания: .

Это явление свидетельствует о наличии в схеме критических (опасных) состязаний (гонок). Естественно что такое явление недопустимо в схемах предназначенных для запоминания информации. Кроме того если время задержки элементов несколько отличается то в этом столбце из каждого неустойчивого состояния возможен переход в любое из устойчивых состояний т.е. состояние схемы не будет зависеть от выходных сигналов . Таким образом таблица переходов позволяет наглядно проверить логическое функционирование проектируемой структуры в частности установить наличие состязаний.

Для того чтобы рассматриваемую схему можно было использовать для запоминания информации необходимо запретить одновременное обращение в нуль х1 и х2 т.е. исключить столбец карты Карно с х1х2 =00 т.к. устойчивым состоянием в этом столбце является состояние у1у2 =11 при котором нарушается бистабильность схемы. Состояние у1у2=11 неудобно тем что после изменения независимых входных переменных х1 и х2 от значений х1х2 =00 к значениям х1х2=11 схема может перейти в состояние 01 или 10 иначе говоря переход будет неопределенным.

Исключить первый столбец карты Карно можно наложив ограничения на допустимые комбинации входных сигналов а именно


х12 =1. (3)


Критические состязания исключаются если разрешенными комбинациями входных сигналов производящих переключение схемы из одного состояния в другое будут комбинации 01 и 10. В этом случае при подаче сигналов х1х2=11 схема будет сохранять то устойчивое состояние которое установилось предыдущей разрешенной комбинацией входных сигналов.

Так например если до х1х2=11 был сигнал х1х2=01 у1у2 будет 10 (устойчивое состояние). После поступления сигнала х1х2=11 схема останется в том же устойчивом состоянии у1у2=10. Если до х1х2=11 был сигнал х1х2=10 то схема будет в состоянии 01 после прихода сигнала х1х2=11 схема останется в этом же устойчивом состоянии.

Таким образом при подаче сигналов х1х2=11 состояния у1у2=11 и у1у2=00 будут отсутствовать и критические состояния исчезнут.

Следовательно в этом случае мы получили логическую схему (ячейку) с двумя устойчивыми состояниями 01 и 10 т.е. бистабильную.


2.3 До сих пор процессы в схеме рассматривались при фиксированных значениях х1 и х2 . Рассмотрим теперь поведение схемы при изменении входных независимых переменных. Для удобства записи обозначим состояние схемы соответствующее у1у2=01 в момент времени t через Qt=0; состояние у1у2=10 - через Qt=1 а состояние схемы в момент времени t+1 - через Qt+1. Тогда зависимость


Qt+1=f(х1 х2 Qt) (4)


можно представить в виде следующей таблицы функционирования бистабильной ячейки (таблица 4).


Таблица 4 - Таблица функ-

ционирования

х1

х2

Qt

Qt+1

0

0

0

0

0

1

*

*

0

0

1

1

0

1

1

1

1

1

0

0

0

1

0

0

1

1

1

1

0

1

0

1

Таблица 4 построена на основе карты Карно для рассматриваемой ячейки (таблица 2).


2.4. Для установления закона функционирования схемы по отношению к переменным х1 х2 и Qt составим уравнение и доопределив функцию Qt+1 найдем ее минимальную форму:


(5)


Эту функцию называют функцией переходов бистабильной ячейки на логических элементах И-НЕ.


(6)


Qt+1 = + x2Qt

1 = x1 + x2 (7)


Совместная система называется характеристическими уравнениями бистабильной ячейки.

Примечание - чтобы получить таблицу 4 из таблицы 2 нужно последнюю представить в виде:

Qt+1 x1x2


y1y2 00 01 11 10

-------------

01 0 * 1 0 0

-------------

10 1 * 1 1 0


При этом учитываются: ограничение х12=1 обозначения 01<=>0; 10<=>1 и что неустойчивые состояния в столбцах 01 и 10 переходят в устойчивые: 1 и 0 соответственно. Таким образом карта Карно с 16 клетками превращается в карту с 8 клетками.

Мы провели полный анализ бистабильной ячейки типа И-НЕ и показали что при определенных ограничениях такая ячейка может фиксировать 0 и 1 неопределенно долгое время т.е. является запоминающим элементом.


3 Описание лабораторного макета


На лицевой панели лабораторной установки изображены восемь схем бистабильных ячеек разных типов. С помощью соединительных проводов выходы схемы подключаются к световому индикатору при помощи которого визуально можно наблюдать процессы переходов в ячейках.

С помощью тумблеров на входы схем можно подавать через соединительные провода высокие и низкие уровни напряжений.


4 Программа работы


Провести полный анализ заданных бистабильных ячеек согласно полученному варианту.

Определить некритические и критические гонки дать рекомендации по применению рассматриваемых бистабильных ячеек качестве запоминающего элемента. Составить таблицу функционирования ячейки. Получить характеристическое уравнение ячейки. Снять осциллограммы колебательных процессов возникающих в бистабильной ячейке зафиксировать частоту при которой происходит срыв колебаний определить период колебаний.


5 Содержание отчета


Отчет должен содержать:

а) поэтапный анализ БЯ;

б) таблицы переходов и функционирования;

в) характеристическое уравнение;

г) осциллограммы колебаний;

д) период колебаний полученный теоретически и практически;

е) временные диаграммы работы ячеек.


6 Контрольные вопросы


6.1 Почему логические элементы с обратными связями не могут быть полностью описаны простой системой булевых функций?

6.2 Как определяются коды устойчивых и неустойчивых состояний логической схемы с обратными связями?

6.3 Что собой представляет таблица переходов логической схемы с обратными связями?

6.4 Каким образом можно устранить критические состязания?

6.5 Чем отличаются характеристические уравнения от логических уравнений комбинационных схем?


Список литературы


1. Шило В.Л. Популярные цифровые микросхемы. - Челябинск: Металлургия 1989.

2. Алексенко А.Г. Шагурин И.И. Микросхемотехника. -М.: Радио и связь 1990.

3. Скаржепа В.А. Луценко А.Н. Электроника и микросхемотехника.- Киев.: Выща школа 1989.

4. Применение интегральных микросхем в электронной вычислительной технике / Под ред. Б.В. Тарабрина.- М.: Радио и связь 1987.

5.Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре.- Л.:Энергоатомиздат 1986.



ЛАБОРАТОРНАЯ РАБОТА 3


СИНТЕЗ ЭЛЕМЕНТАРНЫХ ПОСЛЕДОВАТЕЛЬНОСТНЫХ АВТОМАТОВ


1 Цель работы


Целью работы является изучение методики синтеза элементарных последовательностных автоматов на основе бистабильных ячеек по заданной минимизированной таблице его функционирования и построение на этой основе принципиальной схемы с установочными входами.

Студент должен уметь написать характеристическое уравнение любого заданного автомата построить его временную диаграмму работы а также обязательно таблицу переходов без которой невозможно строить сложные узлы на основе заданного автомата.


2 Теория вопроса


2.1 Общие сведения

Элементарными последовательностными автоматами (конечными автоматами триггерами) принято считать автоматы которые характеризуются следующими свойствами:

1) Число входных переменных - не более трех. В это число не входят тактовый (синхронизирующий) вход на который подаются синхроимпульсы фиксирующие смену тактов работы триггера установочные входы входы выборки кристалла и т.п.

2) Число внутренних состояний равно двум чему соответствует одна внутренняя переменная которую принято обозначать символом Q.

3) Число выходных переменных - одна. Обозначается буквой “у” причем значение “у” совпадает со значением Q (т.е. функция выхода y(t)= Q(t)). Обычно имеется возможность наряду со значением Q получать инверсную переменную .

4) Число реакций автомата - пять (это же число состояний выхода). Перечислим эти реакции:

а) переходить в состояние ;

б) переходить в состояние ;

в) сохранить предыдущее состояние неизменным ;

г) изменить свое состояние на противоположное ;

д) неопределенное состояние обозначаемое звездочкой (*) или буквой Х что запрещает подачу входного сигнала .

Функции переходов называемые характеристическими уравнениями являются полными:

Разновидности триггеров отличаются не только числом входов (n) но и при одинаковом n - функциями переходов.

Число различных типов триггерных устройств (N) которые можно формально создать при n-входной системе определяется как .

Так например для устройств с двумя входами для которых возможны четыре комбинации сигналов на входе (00 01 10 11) и пятью состояниями выхода существует 625 вариантов триггерных схем.

Однако в реальном проектировании практическое применение имеет небольшое число триггеров к которым относятся триггеры типов D RS T RST JK и некоторые другие.

В основу классификации потенциальных триггеров положены два основных признака:

1) функциональный признак;

2) способ записи информации.

Функциональная классификация является наиболее общей и представляет собой классификацию триггеров по виду логического уравнения характеризующего состояние входов и выходов триггера в момент времени до его срабатывания (t) и после его срабатывания (t+1).

Классификация по способу записи информации характеризует временную диаграмму работы триггера т.е. определяет ход процесса записи информации в триггер. По этой классификации автоматы подразделяются на две группы:

1) асинхронные;

2) тактируемые (синхронные).

Отличительной особенностью асинхронных автоматов является то что запись информации в них осуществляется непосредственно с поступлением информационного сигнала на его вход.

Запись информационного сигнала в синхронные автоматы имеющие информационные и тактовые входы осуществляется только при подаче разрешающего тактирующего импульса.


2.2 Синтез автомата

Синтез триггерных устройств заключается в общем виде в выполнении следующих этапов:

1) По заданной таблице функционирования проектируемого автомата составляется его логическое уравнение

2) Выбирается (если не задается) тип бистабильной ячейки и записывается ее полное характеристическое уравнение.

3) Из сопоставления таблицы функционирования проектируемого автомата с характеристическим уравнением бистабильной ячейки получают выражения функций возбуждения бистабильной ячейки и минимизируют их.

4) Уравнения функций возбуждения переводят в тот же базис в котором записано уравнение бистабильной ячейки; это будет базис ИЛИ-НЕ или И-НЕ.

5) На основании полученных уравнений строят входную комбинационную логику (схему) и соединяют ее с бистабильной ячейкой. При этом предусматривают два установочных входа (S и R) т.е. входы не зависящие ни от наличия (отсутствия) информационных сигналов ни от входа синхронизации. Наличие сигналов на установочных входах переводит автомат в состояние 1 или 0.

6) Для полученной схемы автомата составляют таблицу переходов.

Страницы: 1 2 3 4 5